🔁 LPDDR5 中的 RDQS_t 和 RDQS_c — 复用机制详解
📌 基本角色
引脚名    读操作（READ）作用    写操作（WRITE）作用（当启用Link ECC）
RDQS_t    Read DQS True：与 RDQS_c 构成差分对，用于读取 DQ    可被复用为 Parity 输出，引导 Link ECC 校验
RDQS_c    Read DQS Complement：差分信号的反相端    通常未复用，仅用于 READ 差分信号

✅ 1. READ 操作：RDQS_t / RDQS_c 构成差分对
在 READ 操作中：

DRAM 发出 DQ 数据

同时发出 RDQS_t / RDQS_c 差分 strobe

控制器在 RDQS 边沿采样 DQ

数据同步基准来自 RDQS_t 和 RDQS_c 的差分中心

这属于标准的 DDR-style 数据读取机制。

✅ 2. WRITE 操作 + Link ECC 启用：RDQS_t 复用为 Parity 引脚
当 启用了 Link ECC（Link Error Correction Code）或 Link CRC（Cyclic Redundancy Check） 时：

数据链路的可靠性要求增加

控制器在 写操作期间，会向 DRAM 发送 奇偶校验信息

此时，RDQS_t 不再作为 DQS strobe 输出，而被复用为 Parity 信号引脚

RDQS_c 通常保持 tri-state 或未使用（这取决于芯片实现）

👉 实际用途
发送一位 Parity 位，用于对 DQ 的某种按位偶校验

可能结合 DM_n/DBI_n 引脚参与 Link ECC

⚠️ 注意事项（对于 SoC 设计 / ATE 测试 / 板级连接）：
项目    要点
引脚复用识别    在 READ 时为 DQS，在 WRITE + Link ECC 时为 Parity
测试平台配置    ATE 必须支持对 RDQS_t 的模式切换：差分 strobe vs 单端 parity
Layout 注意    由于引脚双重用途，layout 时需要确保满足 差分布线对称性 及 奇偶传输质量
Link ECC 状态监控    控制器和测试程序需读取 MR（Mode Register）判断 ECC 是否启用

🔍 寄存器控制（简述）
LPDDR5 中通过 Mode Register 设置 Link ECC / CRC 功能，例如：

MR5[7]：Link ECC Enable

MR63、MR64 等也可能涉及 ECC 设定

若未启用 ECC，RDQS_t 在写操作中不输出 parity

🧠 小结
引脚    操作模式    功能    备注
RDQS_t    READ    差分 Strobe 正向信号    与 RDQS_c 构成差分对
RDQS_t    WRITE + ECC ON    单端奇偶校验（Parity）输出    不再与 RDQS_c 同步
RDQS_c    READ    差分 Strobe 反向信号    仅 READ 有效
RDQS_c    WRITE + ECC ON    通常无输出 / tri-state    取决于 DRAM 实现