1.组合逻辑
在FPGA中,组合逻辑是哪些没有触发器作为存储单元的电路
LUT查找表就是组合逻辑电路,无时钟信号参与。
加法器,逻辑门,多路选择器,译码器
2.时序逻辑电路
输出依赖于当前输入,还依赖于过去
触发器,寄存器,计数器,状态机
1.组合逻辑
在FPGA中,组合逻辑是哪些没有触发器作为存储单元的电路
LUT查找表就是组合逻辑电路,无时钟信号参与。
加法器,逻辑门,多路选择器,译码器
2.时序逻辑电路
输出依赖于当前输入,还依赖于过去
触发器,寄存器,计数器,状态机
本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。 如若转载,请注明出处:http://www.pswp.cn/diannao/94017.shtml 繁体地址,请注明出处:http://hk.pswp.cn/diannao/94017.shtml 英文地址,请注明出处:http://en.pswp.cn/diannao/94017.shtml
如若内容造成侵权/违法违规/事实不符,请联系英文站点网进行投诉反馈email:809451989@qq.com,一经查实,立即删除!