一、MIPI PHY驱动简介

1. MIPI 协议分层

• 应用层：显示（DSI）、摄像头（CSI）。

• 协议层：定义像素/图像帧如何封装成数据包。

• 物理层（PHY）：具体电气信号传输方式 —— 这里就是 D-PHY 或 C-PHY。

---

2. D-PHY（Differential PHY）

• 传输方式：差分信号（类似 LVDS/USB/PCIe 的思想）。

• 信号线结构：

  • 1 对时钟差分对（CLK+ / CLK−）

  • N 对数据差分对（Data Lane，1/2/4/8 对可选）

  • 每对数据线可以双向使用（通常上行/下行配置固定）。

• 速率：

  • 典型 80 Mbps ~ 4.5 Gbps 每 lane（新规范更高）。

• 模式：

  • HS（High Speed）：高速差分传输图像数据。

  • LP（Low Power）：低速单端模式，用于配置/空闲。

• 特点：成熟稳定、实现简单，但需要更多的引脚。

---

3. C-PHY（Current Mode PHY / 3-wire PHY）

• 传输方式：三线一组（Trio），通过 3 根线的电平组合编码数据。

• 信号线结构：

  • 没有独立时钟线。

  • 每 3 根线作为一组（Trio）既承载数据也承载时钟信息（嵌入式时钟）。

• 编码方式：三相编码（3 wires → 6 states → 每符号传 2.28 bit）。

• 速率：

  • C-PHY 速率通常以 **Gsps（三相符号率）**表示，比如 2.5 Gsps。

  • 实际数据带宽比 D-PHY 同频率更高（编码效率高）。

• 特点：

  • IO 引脚更少：同样带宽下，C-PHY 需要的线比 D-PHY 少。

  • 带宽利用率更高。

  • 设计和调试复杂度更高。

---

4. 对比总结

特性	D-PHY	C-PHY
信号模式	差分对	三线一组（Trio）
是否有独立时钟线	有（CLK±）	没有（嵌入时钟）
线数	2×N（数据） + 2（时钟）	3×N（每 Trio）
编码	NRZ（1 bit/Hz）	三相编码（~2.28 bit/Hz）
带宽效率	相对低	更高
实现难度	成熟、简单	较复杂
应用	普遍用于 DSI/CSI	新产品高分辨率 DSI/CSI 越来越多采用

---

5. 实际使用

• 很多 SoC / 模块（比如手机）在 同一个接口上支持 D-PHY 和 C-PHY（称 DSI Combo PHY），根据面板/摄像头模块需求选择。

• 例如：

  • 低分辨率